MAX32665 SDK Documentation  0.2
Software Development Kit Overview and API Documentation

QSPI0 Protection Register. More...

Macros

#define MXC_F_RPU_QSPI0_DMA0ACNR_POS   0
 QSPI0_DMA0ACNR Position.
 
#define MXC_F_RPU_QSPI0_DMA0ACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_DMA0ACNR_POS))
 QSPI0_DMA0ACNR Mask.
 
#define MXC_F_RPU_QSPI0_DMA0ACNW_POS   1
 QSPI0_DMA0ACNW Position.
 
#define MXC_F_RPU_QSPI0_DMA0ACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_DMA0ACNW_POS))
 QSPI0_DMA0ACNW Mask.
 
#define MXC_F_RPU_QSPI0_DMA1ACNR_POS   2
 QSPI0_DMA1ACNR Position.
 
#define MXC_F_RPU_QSPI0_DMA1ACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_DMA1ACNR_POS))
 QSPI0_DMA1ACNR Mask.
 
#define MXC_F_RPU_QSPI0_DMA1ACNW_POS   3
 QSPI0_DMA1ACNW Position.
 
#define MXC_F_RPU_QSPI0_DMA1ACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_DMA1ACNW_POS))
 QSPI0_DMA1ACNW Mask.
 
#define MXC_F_RPU_QSPI0_USBACNR_POS   4
 QSPI0_USBACNR Position.
 
#define MXC_F_RPU_QSPI0_USBACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_USBACNR_POS))
 QSPI0_USBACNR Mask.
 
#define MXC_F_RPU_QSPI0_USBACNW_POS   5
 QSPI0_USBACNW Position.
 
#define MXC_F_RPU_QSPI0_USBACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_USBACNW_POS))
 QSPI0_USBACNW Mask.
 
#define MXC_F_RPU_QSPI0_SYS0ACNR_POS   6
 QSPI0_SYS0ACNR Position.
 
#define MXC_F_RPU_QSPI0_SYS0ACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SYS0ACNR_POS))
 QSPI0_SYS0ACNR Mask.
 
#define MXC_F_RPU_QSPI0_SYS0ACNW_POS   7
 QSPI0_SYS0ACNW Position.
 
#define MXC_F_RPU_QSPI0_SYS0ACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SYS0ACNW_POS))
 QSPI0_SYS0ACNW Mask.
 
#define MXC_F_RPU_QSPI0_SYS1ACNR_POS   8
 QSPI0_SYS1ACNR Position.
 
#define MXC_F_RPU_QSPI0_SYS1ACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SYS1ACNR_POS))
 QSPI0_SYS1ACNR Mask.
 
#define MXC_F_RPU_QSPI0_SYS1ACNW_POS   9
 QSPI0_SYS1ACNW Position.
 
#define MXC_F_RPU_QSPI0_SYS1ACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SYS1ACNW_POS))
 QSPI0_SYS1ACNW Mask.
 
#define MXC_F_RPU_QSPI0_SDMADACNR_POS   10
 QSPI0_SDMADACNR Position.
 
#define MXC_F_RPU_QSPI0_SDMADACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDMADACNR_POS))
 QSPI0_SDMADACNR Mask.
 
#define MXC_F_RPU_QSPI0_SDMADACNW_POS   11
 QSPI0_SDMADACNW Position.
 
#define MXC_F_RPU_QSPI0_SDMADACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDMADACNW_POS))
 QSPI0_SDMADACNW Mask.
 
#define MXC_F_RPU_QSPI0_SDMAIACNR_POS   12
 QSPI0_SDMAIACNR Position.
 
#define MXC_F_RPU_QSPI0_SDMAIACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDMAIACNR_POS))
 QSPI0_SDMAIACNR Mask.
 
#define MXC_F_RPU_QSPI0_SDMAIACNW_POS   13
 QSPI0_SDMAIACNW Position.
 
#define MXC_F_RPU_QSPI0_SDMAIACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDMAIACNW_POS))
 QSPI0_SDMAIACNW Mask.
 
#define MXC_F_RPU_QSPI0_CRYPTOACNR_POS   14
 QSPI0_CRYPTOACNR Position.
 
#define MXC_F_RPU_QSPI0_CRYPTOACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_CRYPTOACNR_POS))
 QSPI0_CRYPTOACNR Mask.
 
#define MXC_F_RPU_QSPI0_CRYPTOACNW_POS   15
 QSPI0_CRYPTOACNW Position.
 
#define MXC_F_RPU_QSPI0_CRYPTOACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_CRYPTOACNW_POS))
 QSPI0_CRYPTOACNW Mask.
 
#define MXC_F_RPU_QSPI0_SDIOACNR_POS   16
 QSPI0_SDIOACNR Position.
 
#define MXC_F_RPU_QSPI0_SDIOACNR   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDIOACNR_POS))
 QSPI0_SDIOACNR Mask.
 
#define MXC_F_RPU_QSPI0_SDIOACNW_POS   17
 QSPI0_SDIOACNW Position.
 
#define MXC_F_RPU_QSPI0_SDIOACNW   ((uint32_t)(0x1UL << MXC_F_RPU_QSPI0_SDIOACNW_POS))
 QSPI0_SDIOACNW Mask.
 

Detailed Description