MAX32665 SDK Documentation  0.2
Software Development Kit Overview and API Documentation

GPIO Input Mode Config 2. More...

Macros

#define MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2_POS   0
 PAD_CFG2_GPIO_PAD_CFG2 Position.
 
#define MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2   ((uint32_t)(0xFFFFFFFFUL << MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2_POS))
 PAD_CFG2_GPIO_PAD_CFG2 Mask.
 
#define MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_IMPEDANCE   ((uint32_t)0x0UL)
 PAD_CFG2_GPIO_PAD_CFG2_IMPEDANCE Value.
 
#define MXC_S_GPIO_PAD_CFG2_GPIO_PAD_CFG2_IMPEDANCE   (MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_IMPEDANCE << MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2_POS)
 PAD_CFG2_GPIO_PAD_CFG2_IMPEDANCE Setting.
 
#define MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PU   ((uint32_t)0x1UL)
 PAD_CFG2_GPIO_PAD_CFG2_PU Value.
 
#define MXC_S_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PU   (MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PU << MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2_POS)
 PAD_CFG2_GPIO_PAD_CFG2_PU Setting.
 
#define MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PD   ((uint32_t)0x2UL)
 PAD_CFG2_GPIO_PAD_CFG2_PD Value.
 
#define MXC_S_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PD   (MXC_V_GPIO_PAD_CFG2_GPIO_PAD_CFG2_PD << MXC_F_GPIO_PAD_CFG2_GPIO_PAD_CFG2_POS)
 PAD_CFG2_GPIO_PAD_CFG2_PD Setting.
 

Detailed Description

Each bit in this register enables the weak pull-up for the associated GPIO pin in this port.