MAX32665 SDK Documentation  0.2
Software Development Kit Overview and API Documentation

GPIO Input Mode Config 1. More...

Macros

#define MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1_POS   0
 PAD_CFG1_GPIO_PAD_CFG1 Position.
 
#define MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1   ((uint32_t)(0xFFFFFFFFUL << MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1_POS))
 PAD_CFG1_GPIO_PAD_CFG1 Mask.
 
#define MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_IMPEDANCE   ((uint32_t)0x0UL)
 PAD_CFG1_GPIO_PAD_CFG1_IMPEDANCE Value.
 
#define MXC_S_GPIO_PAD_CFG1_GPIO_PAD_CFG1_IMPEDANCE   (MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_IMPEDANCE << MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1_POS)
 PAD_CFG1_GPIO_PAD_CFG1_IMPEDANCE Setting.
 
#define MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PU   ((uint32_t)0x1UL)
 PAD_CFG1_GPIO_PAD_CFG1_PU Value.
 
#define MXC_S_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PU   (MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PU << MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1_POS)
 PAD_CFG1_GPIO_PAD_CFG1_PU Setting.
 
#define MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PD   ((uint32_t)0x2UL)
 PAD_CFG1_GPIO_PAD_CFG1_PD Value.
 
#define MXC_S_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PD   (MXC_V_GPIO_PAD_CFG1_GPIO_PAD_CFG1_PD << MXC_F_GPIO_PAD_CFG1_GPIO_PAD_CFG1_POS)
 PAD_CFG1_GPIO_PAD_CFG1_PD Setting.
 

Detailed Description

Each bit in this register enables the weak pull-up for the associated GPIO pin in this port.